每經(jīng)記者｜岳楚鵬    每經(jīng)編輯｜蘭素英    

過(guò)去60余年，全球半導(dǎo)體的發(fā)展大致遵循著英特爾聯(lián)合創(chuàng)始人戈登·摩爾提出的“摩爾定律”：集成電路上可容納的晶體管數(shù)量會(huì)以大約18至24個(gè)月翻一番的速度增長(zhǎng)。

然而，隨著先進(jìn)制程逼近物理和成本極限，“摩爾定律”的發(fā)展空間正在收窄，產(chǎn)業(yè)界也開(kāi)始尋找后摩爾時(shí)代的新方向。

在5月25日的IEEE國(guó)際電路與系統(tǒng)研討會(huì)（ISCAS 2026）上，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波正式發(fā)布“韜（τ）定律”（Tau  Scaling Law），旨在跳出縮小晶體管的傳統(tǒng)路線，預(yù)計(jì)到2031年，基于“韜（τ）定律”的高端芯片晶體管密度將達(dá)到1.4納米制程的同等水平。 

何庭波視頻演講 圖片來(lái)源：演講視頻截圖

6月1日，全球芯片設(shè)計(jì)自動(dòng)化和半導(dǎo)體技術(shù)路線圖領(lǐng)域的重要學(xué)者Andrew B. Kahng接受《每日經(jīng)濟(jì)新聞》記者專訪，對(duì)“韜（τ）定律”的真實(shí)價(jià)值與前景進(jìn)行了解讀。 

他認(rèn)為，“韜（τ）定律”是對(duì)傳統(tǒng)路線的一種挑戰(zhàn)。半導(dǎo)體技術(shù)演進(jìn)的最終目標(biāo)，是在應(yīng)用市場(chǎng)中創(chuàng)造具有競(jìng)爭(zhēng)力的系統(tǒng)產(chǎn)品價(jià)值，而系統(tǒng)產(chǎn)品價(jià)值并不限于光刻技術(shù)本身。

Andrew B. Kahng現(xiàn)為加州大學(xué)圣地亞哥分校計(jì)算機(jī)科學(xué)與工程、電氣與計(jì)算機(jī)工程雙聘杰出教授，也是國(guó)際計(jì)算機(jī)學(xué)會(huì)（ACM）和國(guó)際電氣與電子工程師協(xié)會(huì)（IEEE）會(huì)士，2019年獲得“韓國(guó)諾貝爾獎(jiǎng)”韓國(guó)湖巖工程獎(jiǎng)。 

Andrew B. Kahng 圖片來(lái)源：加州大學(xué)圣地亞哥分校官網(wǎng)

NBD：請(qǐng)問(wèn)應(yīng)如何理解華為提出的“韜（τ）定律”？

Andrew B. Kahng：在我看來(lái)，華為提出的“韜（τ）定律”首先可以被理解為一種面向全球半導(dǎo)體生態(tài)系統(tǒng)的公開(kāi)表態(tài)：它既體現(xiàn)出華為繼續(xù)推進(jìn)半導(dǎo)體技術(shù)演進(jìn)的決心和信心，也構(gòu)成了對(duì)傳統(tǒng)路線的一種挑戰(zhàn)。

“韜（τ）定律”的核心目標(biāo)只有一個(gè)，就是打造在應(yīng)用市場(chǎng)中具有競(jìng)爭(zhēng)力的系統(tǒng)產(chǎn)品價(jià)值。要實(shí)現(xiàn)這一目標(biāo)，不能只依靠某一個(gè)技術(shù)環(huán)節(jié)，而需要從系統(tǒng)到技術(shù)的全棧協(xié)同優(yōu)化與協(xié)同推進(jìn)。系統(tǒng)產(chǎn)品價(jià)值不是僅來(lái)自于光刻技術(shù)，還包括軟件、封裝、芯片設(shè)計(jì)、產(chǎn)業(yè)生態(tài)以及工程能力等多個(gè)方面。

NBD：如果芯片進(jìn)步不再主要依靠縮小晶體管尺寸，現(xiàn)代芯片下一步優(yōu)化的方向是什么呢？

Andrew B. Kahng：從根本上說(shuō)，真正需要作為優(yōu)化目標(biāo)并持續(xù)提升的是系統(tǒng)價(jià)值。

不過(guò)，價(jià)值這一概念本身包含商業(yè)和經(jīng)濟(jì)層面的考量，相比單純的技術(shù)指標(biāo)要更加復(fù)雜，也更難被精確衡量。從歷史上看，半導(dǎo)體產(chǎn)業(yè)往往借助一系列技術(shù)指標(biāo)來(lái)大致反映經(jīng)濟(jì)價(jià)值的提升，例如密度。在整個(gè)“摩爾定律”時(shí)代，這些代理指標(biāo)也在不斷演進(jìn)，不僅包括晶體管溝道長(zhǎng)度、柵極間距，也包括金屬互連間距、能效、電路速度、成本等多個(gè)維度。（注：在半導(dǎo)體領(lǐng)域，縮放指的是通過(guò)優(yōu)化設(shè)計(jì)、工藝或系統(tǒng)手段，使芯片在性能、功耗、面積和成本等方面持續(xù)提升的過(guò)程。）

類(lèi)似地，“韜（τ）定律”或許也可以被理解為一種元定律，它是一個(gè)新提出的概念，旨在反映半導(dǎo)體產(chǎn)業(yè)對(duì)于持續(xù)提升系統(tǒng)價(jià)值的根本需求。

圖片來(lái)源：何庭波演講視頻截圖

需要指出的是，“摩爾定律”與幾何縮放之間的簡(jiǎn)單綁定，實(shí)際上很早以前就已經(jīng)突破。二十多年前，等效縮放和基于設(shè)計(jì)的縮放就已經(jīng)被納入半導(dǎo)體產(chǎn)業(yè)路線圖。

與此同時(shí)，“超越摩爾”（More Than Moore）這一概念已經(jīng)存在約二十年。該理念從系統(tǒng)和應(yīng)用需求出發(fā)，而不是單純關(guān)注晶體管尺寸。早在約四分之一個(gè)世紀(jì)前，半導(dǎo)體產(chǎn)業(yè)路線圖中就已經(jīng)加入了“系統(tǒng)驅(qū)動(dòng)因素”（System Drivers）相關(guān)內(nèi)容。

還應(yīng)注意的是，當(dāng)前半導(dǎo)體產(chǎn)業(yè)路線圖已經(jīng)預(yù)計(jì)，最遲到2036年，3D多層技術(shù)節(jié)點(diǎn)將成為產(chǎn)業(yè)發(fā)展的重要方向。此后，3D集成將成為延續(xù)芯片縮放進(jìn)程的必要組成部分。

華為自2019年以來(lái)便已在緊迫探索如何通過(guò)3D集成繼續(xù)實(shí)現(xiàn)縮放，這一行動(dòng)很可能早于許多其他公司將該問(wèn)題視為關(guān)乎生存的戰(zhàn)略挑戰(zhàn)。至于這種提前布局最終會(huì)帶來(lái)怎樣的結(jié)果，目前仍有待觀察。

NBD：從電子設(shè)計(jì)自動(dòng)化（EDA，指利用計(jì)算機(jī)輔助設(shè)計(jì)軟件來(lái)完成超大規(guī)模集成電路芯片的功能設(shè)計(jì)、綜合、驗(yàn)證、物理設(shè)計(jì)等流程的設(shè)計(jì)方式）和物理設(shè)計(jì)角度看，縮短信號(hào)路徑、優(yōu)化布局、改進(jìn)互連，以及推動(dòng)設(shè)計(jì)與技術(shù)協(xié)同優(yōu)化，對(duì)于后摩爾時(shí)代繼續(xù)提升芯片性能有多重要？

Andrew B. Kahng：這些都是持續(xù)提升系統(tǒng)價(jià)值的關(guān)鍵因素。更小、更快、更節(jié)能的芯片，意味著能夠以更低成本提供更高價(jià)值。在傳統(tǒng)“摩爾定律”帶來(lái)的“順風(fēng)”逐漸減弱后，EDA和物理設(shè)計(jì)中的這些基本目標(biāo)將變得更加重要。

在我看來(lái)，EDA和芯片落地環(huán)節(jié)仍然存在巨大提升空間。過(guò)去在依靠“摩爾定律”向前推進(jìn)的過(guò)程中，兩個(gè)完整技術(shù)節(jié)點(diǎn)的潛在價(jià)值尚未被充分挖掘。未來(lái)，重新獲取這些價(jià)值的機(jī)會(huì)將分布在設(shè)計(jì)工具、設(shè)計(jì)方法學(xué)、優(yōu)化技術(shù)等多個(gè)方面，并且會(huì)與機(jī)器學(xué)習(xí)和智能體式AI深度結(jié)合。

我經(jīng)常用“摩爾定律”可以理解為‘每周帶來(lái)百分之一的改進(jìn)’”來(lái)說(shuō)明產(chǎn)業(yè)過(guò)去的進(jìn)步速度。隨著技術(shù)提升放緩，最后的縮放杠桿將不可避免地來(lái)自質(zhì)量、周期和成本的改善，而這些改善主要依賴設(shè)計(jì)和EDA。同時(shí)，機(jī)器學(xué)習(xí)和AI也將在其中發(fā)揮越來(lái)越大的作用。

NBD：隨著傳統(tǒng)光刻技術(shù)進(jìn)步變得越來(lái)越困難、成本越來(lái)越高，系統(tǒng)級(jí)設(shè)計(jì)、先進(jìn)封裝、3D集成以及軟硬件協(xié)同優(yōu)化，在延續(xù)半導(dǎo)體性能和能效提升方面能夠發(fā)揮多大作用？

Andrew B. Kahng：上述方向本身就是“超越摩爾”框架下必須發(fā)揮作用的關(guān)鍵杠桿，它們必須幫助半導(dǎo)體產(chǎn)業(yè)繼續(xù)提升系統(tǒng)和產(chǎn)品價(jià)值。

我對(duì)此持樂(lè)觀態(tài)度。我認(rèn)為，這些技術(shù)路徑以及其他相關(guān)手段，將在未來(lái)多年繼續(xù)延展半導(dǎo)體縮放及其帶來(lái)的技術(shù)紅利。其原因在于，人類(lèi)社會(huì)在能源、健康、氣候、基礎(chǔ)設(shè)施、可持續(xù)發(fā)展和科學(xué)發(fā)現(xiàn)等方面面臨的需求極其迫切且規(guī)模龐大，我們不能讓半導(dǎo)體技術(shù)的發(fā)展停滯下來(lái)。

NBD：華為預(yù)計(jì)，基于“韜（τ）定律”，到2031年將設(shè)計(jì)出等效于晶體管密度達(dá)到1.4納米制程的高端芯片。從設(shè)計(jì)和實(shí)現(xiàn)角度看，應(yīng)該如何理解“等效于1.4納米”？ 

Andrew B. Kahng：2031年距離現(xiàn)在只有5年時(shí)間，因此可以推測(cè)，華為至少已經(jīng)掌握了一條能夠支撐這一說(shuō)法的驗(yàn)證路徑。

還需要注意的是，先進(jìn)制程前沿的功耗、性能和面積指標(biāo)從約5納米推進(jìn)到3納米、2納米和1.4納米時(shí)，其改善幅度已經(jīng)放緩。這意味著，“韜（τ）定律”需要彌合的差距可能小于外界直觀想象。

在我看來(lái)，“等效于1.4納米”更可能意味著一套基準(zhǔn)測(cè)試標(biāo)準(zhǔn)。這些標(biāo)準(zhǔn)既能夠體現(xiàn)“韜（τ）定律”的關(guān)鍵優(yōu)勢(shì)，同時(shí)暴露現(xiàn)在先進(jìn)芯片在某些方面的局限，例如SRAM（靜態(tài)隨機(jī)存取存儲(chǔ)器芯片）密度縮放不足，仍須嵌入純二維平面布局，或者受限于同質(zhì)化芯片架構(gòu)。

這類(lèi)對(duì)比指標(biāo)可能圍繞更低的功耗包絡(luò)（power envelope）、更高的存儲(chǔ)容量和帶寬、單位封裝面積的等效晶體管數(shù)量，以及同等功耗下的系統(tǒng)級(jí)吞吐量來(lái)設(shè)定，適用場(chǎng)景可能包括移動(dòng)處理、邊緣計(jì)算或AI加速器。

話雖如此，“等效于1.4納米”很可能并不是指在版圖密度、最高頻率、制造良率、封裝系統(tǒng)成本以及其他諸多指標(biāo)上都達(dá)到1.4納米水平。

我認(rèn)為，上述指標(biāo)都可以被量化和測(cè)量。如果相關(guān)標(biāo)準(zhǔn)能夠被提前、清晰地提出，并在之后接受驗(yàn)證，那么“等效于1.4納米”的說(shuō)法將更有說(shuō)服力。此外，“韜（τ）定律”的某些維度，可能具備更短的研發(fā)周期，更低的資本開(kāi)支需求和更小的技術(shù)風(fēng)險(xiǎn)。這也會(huì)使這一說(shuō)法具備一定的內(nèi)在穩(wěn)健性。 

NBD：如果“韜（τ）定律”或類(lèi)似路徑取得成功，將對(duì)AI芯片、數(shù)據(jù)中心計(jì)算、芯片設(shè)計(jì)自動(dòng)化，以及整個(gè)后摩爾時(shí)代轉(zhuǎn)型產(chǎn)生哪些積極影響？

Andrew B. Kahng：只要能夠繼續(xù)推動(dòng)基于半導(dǎo)體的系統(tǒng)價(jià)值提升，本身就具有積極影響。

這一概念的價(jià)值還在于，它提醒整個(gè)產(chǎn)業(yè)生態(tài)，系統(tǒng)價(jià)值是一個(gè)共同目標(biāo)，要實(shí)現(xiàn)這一目標(biāo)，多個(gè)技術(shù)領(lǐng)域必須協(xié)同合作，才能真正實(shí)現(xiàn)一種關(guān)于價(jià)值縮放的“元定律”。

此外，如果這一討論能夠邀請(qǐng)產(chǎn)業(yè)界再次思考指標(biāo)、基準(zhǔn)測(cè)試和技術(shù)路線圖，即行業(yè)可以如何衡量和改進(jìn)，并做得更好，而不是僅僅依靠過(guò)去經(jīng)驗(yàn)“看后視鏡開(kāi)車(chē)”，這同樣將產(chǎn)生積極影響。

封面圖片來(lái)源：每經(jīng)媒資庫(kù)